USB30VL817Q7C0的LAY

本文着重讲解市面上常见的USB3.0集线器驱动芯片威盛VL-Q7C0的layout布局处理以及注意事项。可分为三小节。本文着重讲解第一小节：PCB布局的重点说明。

一：LATOUT布局重点说明：

1：首先是PCB板线路的阻抗事宜，在此举例两层板阻抗注意事项,

1双层板：

USB：90Ω+/-10%W-S-W→11-5-11mils

SATA:Ω+/-10%W-S-W→6-5-6mils

板厚：1.6mm

USB:90Ω+/-10%W-S-W=12-5-12mils

SATA:Ω+/-10%W-S-W=7-5-7mils

2，其次是线路的间距规格

所有阻抗线彼此的间距尽可能越大越好，理想值大于5倍的线宽(5W)

阻抗线与GNDshape，VIA以及其他零件的间距应当大于宽（3w），可以的话4倍线宽以上更好。

其次是Diffpair走线时需要将GND铜箔空间也做出来

3.ViasonGND走线形状

靠近阻抗线的GNDshape旁边应该有一连串GNDvias，并且GNDvias彼此之间的间距至少要少于mils，且间距越小越好。

注：应避免先例有凸起，细长且末端没有GNDvia的GNDshape。

2:90ohm阻抗线的Via

Diff.Pair：W-S-W=6-6-6mils

Viaspec.：drill=12mil，pad=20mil，antipad=28mil

Traceangle：45degree

一般换层

S-pitch=54mil，G-pitch=34mil

错线

S-pitch=55mil,G-pitch=30mil

MinimumviatotracespacingV2T=6mil

3：Diffpari走線設定

1ChipE-Pad

GNDvias越多越好，且平均分佈(但是須注意powerplane的完整性)

De-caps的GNDvia最好在E-PAD上

注：GND铺铜请不要+字铺铜

4.：PowerPlane

De-caps的拜访要越靠近chip越好

所有的电源最好用讴歌powerplane的设计，且与其他层连接的via要越多越好。

电源部分的vias要比后端的要多，Power源头。

5.：USB3.0连接器

1USB3.0StdA,StackA,andStdBConnectors

DIPViaforTX/RXpins:

Drill=28mil,Pad=43mil,Antipad(L2andL3)=80mil

2Miceousb

TX/RXpads:

PadWidth=20mil

EtchedGNDwidthonL2=23mil

L3应该要是GNDshape

3SMD焊点

PadWidth=50mil

PADpicth=66.93mil

EtchedGNDwidthonL2=.93mil

L3shouldstillbeGND

以上就是VL的layout的布局说明，由于篇幅有限，文本有些细节并未仔细说明。

第二节的PCBLAYOUT的检查以及第三节VLIChiplayout的布局说明将于不久尽快整理并且发布。咨询第一小节详情可联系博主，共同谈论交流。

转载请注明：http://www.abuoumao.com/hykh/3641.html