EDA软件行业深度报告国产EDA逆风而上

北京中科参与健康管理与商业医疗保险论坛 https://m.39.net/baidianfeng/a_6169853.html
（报告出品方/作者：国信证券，熊莉、库宏垚、朱松）一、EDA的本质行业起源：EDA从何而来？EDA（ElectronicDesignAutomation，电子设计自动化）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。工程师利用EDA工具，将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机自动处理完成。EDA的应用包括模拟电路、数字电路、FPGA、PCB、面板等多个领域的设计工作。狭义的EDA概念仅针对IC设计环节所提供的自动化工具，而广义的EDA概念则包括从IC设计、IC制造到封装测试各环节所提供的自动化工具。芯片的复杂程度和集成度上升，产业分工以及设计成本攀升，使EDA软件也成为了集成电路上游的必备工具上世纪六十年代，早年的集成电路仅有几个管子，依靠传统的手工画图便可完成功能的计算。随着集成电路的复杂程度增加，设计师开始采用简单的CAD工具进行芯片设计。在年，卡弗尔米德和琳康维提出了通过编程语言进行芯片设计的思想，真正奠定了集成电路行业发展的基础，是IC设计自动化的主要标志。自此，集成电路行业迎来了高速发展的四十年。EDA软件也伴随着集成电路行业的发展一步一步成为行业的必备工具，主要有以下三点原因：复杂度上升：单个芯片内部的晶体管数量在“摩尔定律”的推动下每18个月翻一倍，如今5nm的芯片可以容纳亿个晶体管，未来的3nm芯片将容纳近亿个晶体管。如果没有一套高度自动化的设计工具与设计流程，这多亿个晶体管的芯片设计图纸是无法完成，IC设计早已无法再单纯依赖设计师手工设计，必须依靠EDA工具完成电路设计、版图设计、版图验证、性能分析等工作；产业分工：集成电路行业设计规模的增大，技术复杂性的增大，也带动集成电路产业转向分工模式，从IDM（IntegratedDeviceManufacture）模式转变成“Fabless（芯片设计公司）+Foundry（晶圆代工厂）+OSAT（OutsourcedSemiconductorAssemblyandTesting，封装与测试厂）”的模式；设计成本攀升：在“摩尔定律”的推动下，IC的设计成本逐代攀升。根据IBS的数据，集成电路设计成本从28nm的万美元跃升至7nm芯片的2.亿美元，5nm芯片的5.亿美元。往往几次流片的失败就可能会让一家芯片设计初创公司丢失生命，高筑的IC设计成本也让EDA软件愈发重要。因此，EDA软件也成为了集成电路领域的上游基础工具，贯穿于IC设计、制造、封测等环节。自年开始，EDA技术伴随着计算机、集成电路、电子系统的发展而兴起，经历从通用化走向专业化的路径。因此，总体来看，EDA行业的发展历程大体可以分为CAD阶段、CAE阶段和EDA阶段三个阶段：早期-CAD阶段（-年）：中小规模集成电路已经出现，手工绘制版图设计印刷电路板的方法已无法满足精度和效率的要求，设计师开始借助于计算机完成印制电路板设计。于是，出现了第一代的EDA工具，利用二维平面图形的CAD（Computer-aideddesign）工具进行电路原理图编制、PCB布局布线等；发展期-CAE阶段（-年）：由于集成电路规模的逐步扩大和电子系统的日趋复杂，出现了以计算机仿真和自动布局布线为核心的第二代EDA技术，即CAE（ComputerAidedEngineering），将各个CAD工具集成为系统，从而加强了电路功能设计和结构设计，该时期的EDA技术已经延伸到半导体芯片的设汁，生产出可编程半导体芯片；成熟期-EDA阶段（年-至今）：芯片的复杂度进一步提升，给EDA技术提出了更高的要求，也促进了EDA技术的大发展。EDA的发展集中到加强自动化和智能化方向，致力于设计语言和高层设计理念上实现统一，促使EDA系统能够完成电子产品的系统级至物理级的设计。各公司也相继开发出了以高级语言描述、系统级仿真和综合技术为特征的大规模EDA软件系统。应用场景：EDA有何用处？EDA位于产业链的最上游。整个集成电路的产业链主要包括：上游的EDA、半导体IP、半导体材料和设备，中游的IC设计、IC制造和封装测试，下游的各领域系统厂商，EDA位于整个集成电路产业链的最上游。上游：EDA和半导体IP分别为IC设计与制造提供所需的自动化工具和搭建SoC所需的核心功能模块；半导体材料和设备则主要提供IC制造环节所需的核心生产资料；中游：包括IC设计、IC制造、封装、测试。（1）IC设计通过电路设计、仿真、验证和物理实现，最终形成可交付制造的晶体管级版图信息；（2）IC制造将版图信息制成光罩，将光罩上的电路图形信息蚀刻至硅片上，在晶圆上形成电路；（3）封装是将晶圆片进行切割、焊线、封装，使芯片电路与外部器件实现电气连接，并为芯片提供机械物理保护；（4）测试是对封装完毕的芯片进行功能和性能测试，测试合格后，芯片成品即可使用；下游：各应用领域的制造商或系统厂商，将各类芯片集成到终端产品上，并销售给客户。Foundry、Fabless以及EDA供应商在产业链中并非线性关系，而是三角关系，PDK是三者间的纽带PDK（ProcessDesignKit），即工艺设计套件，是链接Foundry、Fabless以及EDA供应商之间最主要的桥梁和媒介。PDK是一组描述半导体工艺细节的文件，由晶圆代工厂提供，供芯片设计EDA工具使用。PDK一般会包含反映制造工艺基本的元素：晶体管、接触孔，互连线等。PDK的内容中包括设计规则文件、电学规则文件、版图层次定义文件、SPICE仿真模型、器件版图和期间定制参数等。客户会在投产前使用晶圆厂的PDK，确保晶圆厂能够基于客户的设计生产芯片，保证芯片的预期功能和性能。所以，开始采用新的半导体工艺时，首先要做的事就是开发一套PDK，PDK用Foundry晶圆代工厂的语言定义了一套反映Foundry工艺的文档资料，是IC设计公司用来做物理验证的基石，也是流片成败关键的因素。EDA工具实现了对各类IC设计流程的全覆盖。从结构上，芯片可以分为数字芯片、模拟芯片以及数模混合芯片。而芯片设计流程主要可以分为半定制IC设计流程与全定制IC设计流程，半定制的设计流程一般用来设计数字IC，全定制设计流程一般用于设计模拟IC和数模混合IC。目前海外成熟的EDA公司都对各类IC设计流程的各个环节实现了全覆盖。全定制IC设计包括了电路图输入、电路仿真、版图设计、版图验证、寄生参数提取、后仿真、流片等，而半定制IC设计则可以分为IC前端设计（逻辑设计）和后端设计（物理设计）两个部分：前端设计（逻辑设计）：从设计需求到输出门级网表电路，前端设计主要流程包括规格制定、详细设计、HDL编码、仿真验证、逻辑综合、静态时序分析、形式验证；后端设计（物理设计）：从门级网表电路到输出IC设计版图，后端设计的主要流程包括可测性设计、布局规划、时钟树综合、布线、寄生参数提取、版图物理验证。一般来说，一个完整的IC设计流程包括了从客户提出需求开始到最终形成版图交付给Foundry进行IC制造。IP授权：IP与EDA又有什么关系？IP核（IntellectualPropertycore），即知识产权核或知识产权模块，是经过反复验证过的、可以重复使用的集成电路设计宏模块，主要应用于专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）。根据产品交付方式的不同，可以分为软IP、固IP和硬IP，与此相对应的产品形式分别为HDL语言形式，网表形式、版图形式。IP授权的出现也是源自于IC设计行业的产业分工。根据摩尔定律，高性能芯片设计难度将不断在加大，想要独立完成所有芯片的设计工作，需要大量的研发资源和成本。对应之下，使用经过验证的IP核可以有效降低设计风险和成本，提升产品性价比。Fabless无需再对芯片每个细节进行设计，只需通过购买成熟可靠的IP方案，就可实现某个特定功能。通过IP授权能缩短产品上市时间，避免重复劳动，Fabless可以将精力更多地用于提升核心竞争力的研发中。SoC（SystemonChip，系统级芯片）技术是从设计的角度出发，将系统所需的组件进行高度集成，将原本不同功能的集成电路以功能模块的形式整合在一颗芯片中。随着IC设计步入SoC时代，为了加快产品上市时间，以IP复用、软硬件协同设计和超深亚微米/纳米级设计为技术支撑的SoC已成为当今超大规模集成电路的主流方向，当前国际上绝大部分SoC都是基于多种不同IP组合进行设计的。可重复使用的即插即用的IP模块，被认为是SoC技术中最关键和高效的一环。晶体管数量大幅提升，使得单颗芯片中可集成的IP数量也大幅增加。根据IBS数据，以28nm工艺节点为例，单颗芯片中已可集成的IP数量为87个。当工艺节点演进至7nm时，可集成的IP数量达到个。单颗芯片可集成IP数量增多为更多IP在SoC中实现可复用提供新的空间，从而推动半导体IP市场进一步发展。根据IBS预测，半导体IP市场将从年的46亿美元增长至年的亿美元，年均复合增长率为9.13%。简单来说，IP就是把部分设计流程固化，当Fabless使用EDA工具进行IC设计时，可以直接把所需功能的IP模块拿来使用，不必再重复设计。因此，IP的丰富程度也是EDA生态的重要衡量标准。对于海外成熟的EDA企业而言，IP授权业务也一直是其一项重要的收入来源。根据IPnest的数据显示，年全球半导体IP市场中，除了ARM等专业半导体IP供应商外，Synopsys、Cadence这两大EDA巨头位列全球半导体IP市场的第二、三名，市占率分别为19.2%、6.0%。市场空间：中国市场成为重要增长动力EDA杠杆效应显著，是集成电路行业的支点。整个集成电路行业形成了由EDA工具、集成电路、电子系统、数字经济等构成的倒金字塔产业链结构，仅从市场规模来看，年全球市场规模EDA行业仅70亿美元，IP授权行业仅50亿美元，背后却支撑着数十万亿规模的数字经济，是整个产业链的命脉。中国作为全球规模最大、增速最快的集成电路市场。从年到年，全球集成电路市场规模从亿美元提升至亿美元，年均复合增长率4.50%，而同期中国集成电路市场规模从3,亿元提升至8,亿元，年均复合增长率达19.65%。随着集成电路行业专业化分工的趋势加剧，也带动集成电路设计行业市场快速增长，从年到年，全球集成电路设计销售规模从亿美元提升至亿美元，年均复合增长率6.41%，而同期中国集成电路设计销售规模从亿元提升到亿元，年均复合增长率达23.77%，显著高于同期整个中国集成电路市场的复合增速。根据GIA报告，中国EDA市场年至年复合年增长率预计高达11.7%，中国已经成为全球集成电路市场的重要增长动力。目前中国大陆已经成为半导体产品最大的消费市场，根据IBS统计，年中国消费了全球52.93%的半导体产品，预计到年中国将消费全球60%左右的半导体产品，旺盛的需求进一步扩大了中国集成电路市场规模。年全球EDA市场规模72亿美元，亚太超过北美成为最大的市场。近年全球EDA工具总销售额保持稳定上涨，年实现72.3亿美元，同比增长10.7%。从不同地区的占比来看，北美约占40.9%，亚太地区约占42.1%，欧洲地区约占17%。目前，美国EDA企业依旧处于技术据垄断地位，中国市场的快速发展带动了亚太地区EDA工具销售额的快速增长。中国EDA市场持续增长，年行业总销售额约66.2亿元，同比增长19.9%。其中，我国自主EDA工具企业在本土市场营业收入约为7.6亿元，同比增幅65.2%。二、复盘海外EDA三巨头的发家之路行业格局：海外三巨头市占率近八成EDA市场集中度较高，国际三巨头Synopsys、Cadence、MentorGraphic市占率近八成。EDA行业市场集中度较高，国际三大EDA巨头Synopsys（新思科技）、Cadence（楷登电子）和MentorGraphic（现西门子EDA部门）在国内市场占据明显的头部优势，属于具有显著领先优势的第一梯队，年中国市场合计市占率近八成；华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领先优势，位列全球EDA行业的第二梯队。海外公司中，三巨头均具备提供全套的芯片设计EDA解决方案的能力，但拳头产品各有不同：Synopsys：公司成立于年，总部位于美国加州山景城。Synopsys的产品线是三巨头中最为全面的，从前端设计起家，收购Avanti进入后端设计领域，目前是行业第一，其优势在于数字前端、数字后端和验证测试，其逻辑综合工具DC与时序分析工具PT是绝对的拳头产品；Cadence：公司于年由SDA与ECAD合并成立，总部位于美国加州圣何塞，年被Synopsys反超，目前位居行业第二，其优势在于模拟和混合信号的定制化电路和版图设计；MentorGraphics：公司成立于年，总部位于美国俄州威尔森维尔，年，西门子以45亿美元收购MentorGraphics，并入西门子数字化工业软件部门，之后西门子又先后收购了SOLIDO、COMSA、UltraSoC等EDA公司，进一步丰富了公司的产品线。尽管公司成立较早，公司目前的规模远不及Synopsys与Cadence，其优势在于物理验证领域优势较为突出，在印制电路板方面也有一定优势。由于MentorGraphics被收购后不再披露财务数据，因此以Synopsys与Cadence为例，在营收方面，从财年到财年，Synopsys的营收从19.6亿美元增长到36.9亿美元，年均复合增长率9.46%，同期Cadence营收从14.6亿美元增长到26.8亿美元，年均复合增长率9.06%；同期两家公司毛利率均保持稳定，Synopsys的毛利率一直维持在75%以上，Cadence的毛利率一直维持在85%以上。商业模式：以定期软件授权费为主目前海外三大EDA厂商的商业模式以定期授权费与IP授权费为主：EDA定期授权费：EDA厂商与客户签署期间授权合同，向客户出售EDA相关软件的有限期授权租赁服务，一般合约期为2-3年；IP业务授权费：主要包括授权金（Licensefee）与版税（Royalty）两个部分。授权金一般在IP授权确定时预先支付，版税在使用IP的芯片设计公司项目量产时收取，一般按照加工晶圆价格的一定百分比收取（一般不超过3%的晶圆价格）。以Cadence和Synopsys为例，20年财年Cadence的EDA软件业务营收占比86%，IP授权业务占比14%，而同年Synopsys的EDA业务占比57%，IP授权业务占比33%。核心壁垒：研发+产品+生态研发：海外龙头均具备极强的研发实力以Synopsys与Cadence为例，年两家公司分别研发费用支出为12.8亿美元和10.3亿美元，Synopsys的研发费用率常年保持在35%左右，Cadence的研发费用率常年保持在40%左右，显著超过其他类工业软件公司。产品：实现全工具链、全产品线的“全家桶式”覆盖三巨头基本实现了EDA领域的全工具链覆盖，多个拳头产品处于行业领先地位。EDA巨头们致力于平台化发展，打造IC设计的产品闭环，为客户提供全流程的服务。但由于芯片IC设计流程复杂、环节众多，涉及到90多种不同技术。复盘海外EDA三巨头不难发现，EDA软件行业的发展史就是一部行业并购史，三巨头累计参与的并购次数超过次，三巨头也经历了无数次的兼并收购才实现了IC设计全流程的覆盖。以Synopsys为例，自年收购Zycad的VHDL仿真业务开启了其并购之后，在1年收购了Avant!，使公司成为历史第一家实现前后端完整IC设计方案的EDA厂商，公司也一举成为行业第二，年又收购了全球第四大EDA厂商Magma，显著提升了其时序收敛能力。生态：与头部Foundry和Fabless深度捆绑绑定头部Foundry不仅代表了市场份额，更意味着工艺的领先优势。前文提及了Fabless、Foundry与EDA三者间的三角关系，Fabless所使用的PDK是由Foundry提供，并反映Foundry最新工艺的设计数据包。同时，EDA工具输出的版图是交由Foundry生产，因此EDA软件与生产工艺是强耦合关系。在摩尔定律的驱动下，每一次制程与工艺的更新，都要带动EDA软件的同步更新，与头部Foundry的深度绑定与合作，能够使EDA软件厂商在早期便参与到新一代工艺的研发过程中，进一步占据技术的领先优势。“EDA工具全家桶+IP授权”打造了丰富、完整的IC设计生态。如Synopsys、Cadence等都拥有着海量IC设计所必需的IP，如接口类IP更是每一颗SoC都必不可少的。因此，Fabless客户的研发体系与IP授权是强耦合的，这也进一步提升了客户的迁移成本。同时，由于半导体IP公司都是需要经历了长期的研发投入才积累出来的，技术护城河较高。这都造成了EDA三巨头赢者通吃的局面。三、本土EDA厂商究竟实力如何？发展历程：我们是如何被“卡住了脖子”？在建国初期，受困于“巴统”的禁运，国外EDA无法进中国，我国的集成电路产业发展倍受掣肘。在年，我国动员了全国多位专家齐聚北京，研发我国自有的集成电路计算机辅助设计系统“熊猫系统”，在年首套熊猫系统问世，也这是我国第一个大型ICCAD系统。年，随着“巴统”取消对中国禁运，“造不如买”的大潮让海外EDA公司以技术成熟、价格便宜的工具快速占领了国内EDA市场。因此，自到年，国家对国产EDA的支持非常有限，中国EDA产业陷入发展低谷，与海外差距逐渐拉大。年，随着国家核心电子器件、高端通用芯片及基础软件产品（核高基）重大科技与项目正式进入实施阶段，9年，华大九天作为“EDA国家队”从华大集团EDA部门独立出来，继承了熊猫系统的核心技术，承担了十一五、十二五“核高基”专项计划，本土EDA行业也重新迎来了发展的曙光。中美科技摩擦加剧，EDA软件成为美国对华封锁的武器。随着18年以来中美科技摩擦的加剧，以及逆全球化的潜在风险不断增加，美国对中国高新技术产业的限制逐步加深，尤其在集成电路和EDA工具领域体现的较为明显。例如在年EDA三巨头终止了与华为海思的合作，为国产芯片的发展蒙上一层阴影。国家政策大力扶持EDA行业发展，加快攻破集成电路行业的”卡脖子“技术。当前国际形势下，使得工业生产的独立、安全、自主上升到国家安全层面。近年来，我国陆续出台了大批鼓励性、支持性政策，加速EDA工具软件的进口替代，加快攻克重要集成电路领域的“卡脖子”技术，有效突破产业瓶颈，牢牢把握创新发展主动权。企业巡礼：发展几经波折，行业终迎曙光国产EDA行业迎来资本市场认可。自9年华大九天成立，国内也涌现出了一批像概伦电子、广立微电子、国微思尔芯、芯和半导体、芯华章、芯愿景等EDA领域的创业型公司。随着国家政策对EDA领域的持续扶持，行业也开始受到市场

转载请注明：http://www.abuoumao.com/hytd/8450.html